

Contenidos

- ◆ Arquitectura de ordenadores (fundamentos teóricos)

- Representación de la información
- Estructura de un microprocesador
- Memorias
- Sistemas de E/S


- ◆ Elementos de un ordenador

- Microprocesador
- Placa base
- Chipset
- Memoria
- Conexión de periféricos
- BIOS


- ◆ Periféricos

- Conexión al ordenador
- Periféricos de entrada
- Periféricos de salida
- Periféricos de entrada/salida

Estructura general del ordenador



Estructura de una CPU



Direc. Contenido

Linea

ORG 400H

400 b80500 MOV AX,05H

403 bb0700 MOV BX,07H

406 03c3 ADD AX,BX

END

PROGRAMA EJE1.ASM. ACCIONES REALIZADAS POR LA CPU EN LA EJECUCIÓN

► Búsqueda del código de la 1^a operación

- IP → bus de direcciones
 - orden de lectura
 - (0400) → bus de datos
 - (Bus de datos) → IR
 - Decodificación
 - (IP) + 1 → IP
- ## ► Carga del registro AX
- IP → bus de direcciones
 - orden de lectura
 - (0401) → bus de datos
 - (bus de datos) → AL
 - (IP) + 1 → IP

► Búsqueda del código de la 2^a operación


- IP → bus de direcciones
- orden de lectura
- (0402) → bus de datos
- (bus de datos) → AH
- (IP) + 1 → IP

► Carga del registro BX


- IP → bus de direcciones
 - orden de lectura
 - (0404) → bus de datos
 - (bus de datos) → BL
 - (IP) + 1 → IP
- ## ◆ Carga del registro BX
- IP → bus de direcciones
 - orden de lectura
 - (0405) → bus de datos
 - (bus de datos) → BH
 - (IP) + 1 → IP
- ## ◆ Búsqueda del 1er byte de código de la 3^a operación
- IP → bus de direcciones
 - orden de lectura
 - (0406) → bus de datos
 - (Bus de datos) → IR
 - Decodificación
 - (IP) + 1 → IP
- ## ◆ Búsqueda del 2º byte de código de la 3^a operación
- IP → bus de direcciones
 - orden de lectura
 - (0403) → bus de datos
 - (Bus de datos) → IR
 - Decodificación
 - (IP) + 1 → IP

- ## ◆ Suma de AX y BX
- (AX) → b.datos interno → ALU
 - (BX) → b.datos interno → ALU
 - Suma de datos → b. datos interno → AX
 - actualización de flags
 - (IP) + 1 → IP


MOV AX,05H




MOV BX,0/U/H




ADD AX,BX



PROGRAMA FINALIZADO



La ALU



Tipos de instrucciones


- Transferencia de datos
- Aritméticas
- Lógicas
- Transferencia de control del programa
- Interrupción

- Instrucciones de tres operandos → se realiza operaciones con dos y el resultado se almacena en el tercero
- Instrucciones de dos operandos → el resultado se almacena en uno de los dos operandos
- Instrucciones con un operando → el acumulador se utiliza como 2º operando y también para almacenar el resultado

Tipos de memoria de semiconductores

- ◆ De lectura y escritura (RAM)
 - Estáticas (SRAM)
 - Dinámicas o con refresco (DRAM)
 - ◆ De solo lectura
 - ROM (Read Only Memory)
 - PROM (Programable ROM)
 - EEPROM (Erasable PROM)
 - EEPROM (Electrically Erasable PROM)
 - FLASH
- ## Elementos típicos
- ◆ Bus de datos
 - ◆ Bus de direcciones
 - ◆ Señales de control (activas todas a nivel bajo)
 - OE → activa la salida triestado de la memoria
 - CS o CE → activa el chip
 - WE → señal de escritura
 - RAS o CAS → señales de refresco de las RAM dinámicas

VISÃO GERAL.



Tecnologías de memoria RAM

	Tiempo acceso	Precio por Mb (ptas)	Tiempo de acceso Mb	Precio por Mb (ptas)
SRAM	8–35ns	10.000–40.000		
DRAM	90–120ns	2.500–5.000	Hasta 4ns	22–30
Disco duro	10–20ms	100–200	4–10ms	0'4–0'8

Jerarquía de memorias

- Memoria cache (SRAM): hasta 1Mb
- Memoria física (DRAM): hasta 1Gb
- Memoria virtual (Disco): hasta 60Gb


E/S por programa

- ◆ Se realiza por instrucciones de E/S
 - Específicas → Mapa de memoria independiente
 - » IN = lectura de un puerto
 - » OUT = escritura en un puerto
 - Generales → E/S mapeada en memoria
 - » MOV = lectura/escritura de puertos
- ◆ Los puertos van conectados al bus de datos
 - Son posiciones especiales de memoria o E/S
 - Se conectan al exterior mediante buffers
- ◆ Mejora del rendimiento de E/S
 - Atención de E/S por interrupción
 - E/S por DMA

E/S por interrupción

- ◆ Necesidad de interrupciones -> evitar que la CPU tenga que estar pendiente de todos los periféricos
- ◆ Gestión de la interrupción
 - Cuando un periférico interrumpe a la CPU se corta la ejecución del programa y se ejecuta una rutina de tratamiento de la interrupción.
 - Permite la asignación de prioridades
- ◆ Dos modos:
 - Interrupción única
 - » Una línea de INT única
 - » Todos los periféricos se conectan a INT mediante una puerta OR
 - » Cuando se activa INT, la CPU comprueba todos los periféricos para ver cuál es el peticionario de interrupción.
 - Interrupciones vectorizadas
 - » La línea de INT va conectada a un controlador de interrupción
 - » El controlador tiene una entrada de interrupción para cada dispositivo
 - » Cuando se activa INT la CPU se comunica con el controlador (ciclos de INTA) y lee un vector de interrupción
 - » Se especifica la rutina de tratamiento de la interrupción que especifique el vector de interrupción


Conección del controlador de interrupción en el sistema



E/S por DMA

- ◆ Necesidad de DMA → liberar de trabajo a la CPU en grandes transferencias de datos
- ◆ Tipos de transferencia
 - E/S → memoria
 - memoria → E/S
 - memoria → memoria
- ◆ Gestión de la transferencia
 - Se programa el controlador con las direcciones de origen y destino y el la cantidad de datos a transmitir
 - El controlador de DMA realiza la transferencia independientemente de la CPU
- ◆ Modos de funcionamiento
 - Con memoria multipuerta → se reserva una puerta para la CPU y una puerta para cada canal de DMA
 - Por robo de ciclo → el controlador de DMA toma el control de los buses para realizar las transferencias

E/S por DMA por robo de ciclo



Procesadores CISC y RISC

- ◆ Procesadores CISC (juego de instrucciones complejo)
 - Se utilizan cuando la CPU era más rápida que la memoria
 - Tienen un juego de instrucciones amplio
 - Las instrucciones son complejas (de alto nivel)
 - Las instrucciones se implementan con microprogramación
 - Utilizan mucho más la pila que los registros
- ◆ Procesadores RISC (juego de instrucciones reducido)
 - Se utilizan cuando la velocidad de la memoria alcanza a la de la CPU (aparición de la memoria caché)
 - Tienen pocas instrucciones (<50)
 - Las instrucciones son de bajo nivel
 - Las instrucciones se implementan por hardware
 - Se aumenta el número de registros para evitar los accesos a memoria
 - El formato de las instrucciones y su longitud están normalizados para favorecer el *pipeline*
 - Requieren el empleo de coprocesador, al ser el juego de instrucciones básico